格隆汇9月25日丨灿芯股份在投资者关系活动上表示，(1)ADC:公司40nmLL工艺16bitSARADCIP设计验证成功，最高采样率达到4Msps，有效位达到14bit以上；(2)PLL:公司28nmHKC+工艺PLLIP设计验证成功，最高速率达到4.5GHz；同期公司28nmHKD1.8V工艺PLLIP设计完成进入验证阶段以及基于28nmHKD2.5V工艺PLLIP设计完成进入验证阶段。
郑重声明：此文内容为本网站转载企业宣传资讯，目的在于传播更多信息，与本站立场无关。仅供读者参考，并请自行核实相关内容。